Az elmúlt években a számítógépek, a digitális hálózatok és a televíziós technológiák rohamos fejlődésével tovább nőtt az emberek igénye a kiváló minőségű televíziós képek iránt, és hazám rádió- és televíziós iparága gyors fejlődésen és gyors fejlődésen ment keresztül. A négy évvel ezelőtt indított digitális TV műholdas sugárzás mára jelentős léptékűvé vált. Digitális videofelvétel, digitális speciális effektusok, nemlineáris szerkesztőrendszerek, virtuális stúdiók, digitális műsorszóró járművek, hálózati merevlemez-tömbök és robotizált digitális lejátszórendszerek léptek be folyamatosan a CCTV, valamint a tartományi és önkormányzati tévéállomásokba. A szabványos nagyfelbontású digitális TV SDTV/HDTV-t a nemzeti tudományos kutatások egyik legnagyobb projektjeként sorolták fel, a kísérleti adást pedig a Központi Rádió és Televízió Toronyban végezték. Jelenleg intenzíven népszerűsítették hazám digitális televíziós műsorok készítését és a digitális televíziózás földfelszíni sugárzását, és a "tizenegyedik ötéves terv" lesz hazám digitális televíziózásának általános változásának előkészítő időszaka, és az átmenet fontos állomása. a műsorszóró és televíziós rendszer analógról digitálisra.
Ezt a kialakítást úgy tervezték, hogy megbirkózzon ezzel a tendenciával, és kielégítse a többcsatornás ASI/SDI digitális videojel-optikai átviteli berendezések iránti óriási piaci igényt. Ez egy optikai átviteli berendezés, amely időosztásos multiplexelési technológiát használ egyidejűleg két ASI/SDI digitális videojel továbbítására optikai szálon. Ez a kialakítás szilárd alapot teremthet a jövőben a nagysebességű aszinkron digitális jeltovábbító berendezések fejlesztéséhez.
1. Rendszer megvalósítási terv
Az ASI/SDI soros jelet a kiegyenlítő áramkör átalakítja és differenciáljelek halmazává alakítja át; ezután a jelben lévő órát az óra -helyreállító áramkörön keresztül vonják ki a jel következő dekódolásához és szinkronizálásához; a dekódoló áramkörön való áthaladás után a soros nagysebességű jelet párhuzamos kis sebességű jellé alakítják, hogy felkészüljenek a következő elektromos multiplexelési folyamatra; végül az aszinkron jelet szinkronizálják a helyi elektromos multiplexelő órával a FIFO áramkör beállításán keresztül, ezáltal megvalósítva a helyi elektromos multiplexelést; Ezt követően az optikai modul elektromos/optikai átalakításán keresztül továbbítják a vevő végére. A jel vétele után a fogadó vége egy sor inverz konverziós áramkörön megy keresztül, hogy visszaállítsa az eredeti ASI/SDI soros jelet a teljes átviteli folyamat befejezéséhez.
Ebben a kialakításban az ASI/SDI jelek elektromos multiplexelési technológiája a kulcsa a teljes műszaki kapcsolatnak. Mivel a projektben a teljesítmény -multiplexeléshez szükséges ASI/SDI jelsebesség nagyon magas, a szabványos sebesség eléri a 270 Mbit/s értéket, és ez nem homológ jel multiplexelés, nehéz és gazdaságtalan a jel közvetlen multiplexelése, és először helyre kell állítani. Az egyes jelek órája a nagysebességű soros jelet kis sebességű párhuzamos jellé alakítja, majd a FIFO chip áramkörön keresztül beállítja az egyes jelek órajelét, hogy szinkronizálást érjen el a helyi órával, majd multiplexálja a két elektromos jelet a programozható chip, majd megvalósítja az időosztásos multiplex átvitelt. Csak a jelfeldolgozási eljárások ezen sorozata után valósítható meg a sima demultiplexelési folyamat a fogadó végén, ami egyben a tervezés fő műszaki pontja is.
Emellett az elektromos multiplexelés reteszelése is problémát jelent. Minél több jelcsatorna van, annál nagyobb a sebesség, annál nehezebb a zárolás, és annál magasabbak a technikai követelmények a NYÁK -lemez elrendezésére vonatkozóan. Ez a probléma nagyon jól megoldható különféle kezelésekkel, például a különböző komponensek ésszerű elhelyezésével és a rendetlenség tudományos szűrésével.
2. Hardver áramkör
Ebben a kialakításban a fő felhasználási terület a National Semiconductor legújabb, erőteljes és stabil digitális videó lapkakészlete. A dekódoló és soros/párhuzamos átalakító chip a CLC011; a kódoló és párhuzamos/soros átalakító chip CLC020; az óra -helyreállító chip LMH0046; az adaptív kábel kiegyenlítő chip CLC014; a CPLD chip LC4256V a LATTICE cégtől; a FIFO chip IDT72V2105 az IDT -től.
Az áramkörfeldolgozási folyamat kiegyenlítő része a 2. ábrán látható. A 2. ábrán látható, hogy az egyvégű bemeneti ASI/SDI soros jel a kiegyenlítő áramkörön való áthaladás után átformálódik, és differenciáljelek halmazává alakul, készen áll a későbbi óra -helyreállítási folyamatra. A kiegyenlítő áramkör áthaladása után a jel minősége jelentősen javul, és a bemeneti és kimeneti jel hullámformáit összehasonlítjuk a 3. ábra szerint.
2. ábra Az áramkör feldolgozási folyamatának kiegyensúlyozó része
3. ábra A kiegyenlítő áramkör hullámforma összehasonlítása
Az áramkör -feldolgozás folyamatának óra -helyreállítási része a 4. ábrán látható. A 4. ábrán látható, hogy a chip működési módja helyesen van beállítva, a 27M -es óra helyileg biztosított az óra -helyreállító chip használatához, a kiegyensúlyozott magas -speed differenciális jel kerül a chipre, és a soros jel helyreáll a chip feldolgozása után. A benne lévő órajelet az áramkör következő dekódoló része használja. Ugyanakkor a chip támogatja a nagyfelbontású jelek órajel-helyreállítását is.
4. ábra Az áramkör -feldolgozási folyamat óra -helyreállítási része
Az áramkör egy részének dekódolásának folyamata az 5. ábrán látható. Az 5. ábrán látható, hogy az óra-helyreállító chip által visszanyert soros óra és soros adatok a dekódoló chipbe kerülnek be, soros/párhuzamos átalakítás után, 10 bites párhuzamos adatok és 27 millió párhuzamos óra kerül kiadásra, hogy előkészítse az órát a következő FIFO áramkörhöz. A jelek időzítési diagramja minden egyes üzemmódban a 6. ábrán látható.
5. ábra Az áramkör feldolgozási folyamatának dekódoló része
6. ábra Az egyes módok jel időzítési diagramja
Az áramkör -feldolgozási folyamat FIFO része a 7. ábrán látható. Közülük az olvasási óra a kódoló áramkör által visszaállított 27 millió párhuzamos órát használja, az író óra pedig a helyi 27 millió órát. A 10 bites párhuzamos jel, amely áthalad a FIFO-n, szinkronizálva van a helyi órával a beállítás révén, hogy felkészüljön a CPLD következő bemenetére az elektromos multiplexeléshez. A CPLD elektromos multiplexelési eljárása a következő, amelyek közül a 2BP-S a multiplexelési eljárás, és a 2BS-P a demultiplexelési eljárás.
7. ábra Az áramkör feldolgozási folyamatának FIFO része
A 2BP-S SCHEMATIC architektúrája
JEL: gnd: std_logic: = '0';
JEL: vcc: std_logic: = '1';
Jel N_25: std_logic;
Jel N_12: std_logic;
Jel N_13: std_logic;
Jel N_15: std_logic;
Jel N_16: std_logic;
Jel N_17: std_logic;
Jel N_21: std_logic;
Jel N_22: std_logic;
Jel N_23: std_logic;
Jel N_24: std_logic;
Kezdődik
I30: G_D porttérkép (CLK => N_25, D => N_13, Q => N_22);
I29: G_D porttérkép (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT porttérkép (I => N_22, O => Q0);
I33: G_OUTPUT porttérkép (I => N_23, O => Q1);
I2: G_INPUT porttérkép (I => CLK, O => N_25);
I7: G_INPUT porttérkép (I => A, O => N_12);
I8: G_INPUT porttérkép (I => LD, O => N_21);
I6: G_INPUT porttérkép (I => B, O => N_15);
I12: G_2OR porttérkép (A => N_17, B => N_24, Y => N_16);
I16: G_2AND1 porttérkép (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND porttérkép (A => N_21, B => N_12, Y => N_13);
I20: G_2AND porttérkép (A => N_21, B => N_15, Y => N_17);
Vége SÉMA;
A 2BS-P SCHEMATIC architektúrája
JEL: gnd: std_logic: = '0';
JEL: vcc: std_logic: = '1';
Jel N_5: std_logic;
Jel N_1: std_logic;
Jel N_3: std_logic;
Jel N_4: std_logic;
Kezdődik
I8: G_OUTPUT porttérkép (I => N_4, O => Q0);
I1: G_OUTPUT porttérkép (I => N_5, O => Q1);
I2: G_INPUT porttérkép (I => CLK, O => N_3);
I3: G_INPUT porttérkép (I => SIN, O => N_1);
I7: G_D porttérkép (CLK => N_3, D => N_4, Q => N_5);
I4: G_D porttérkép (CLK => N_3, D => N_1, Q => N_4);
Vége SÉMA;
Az áramkörfeldolgozási folyamat kódoló része a 8. ábrán látható. Az adatok fogadása után a vevő optikai modul a CPLD demultiplexelő programján keresztül visszanyeri a párhuzamos adatokat és a szinkronórát, majd visszaállítja az eredeti nagysebességű soros jelet a kódoló chip áramkör, amelyet végül az átviteli eszköz ad ki, miután a kábelmeghajtó chip hajtja. Fejezze be a teljes átviteli folyamatot. Közülük a kódoló áramkör részének jelsorozata a 9. ábrán látható.
8. ábra Az áramkör feldolgozási folyamatának kódrésze
9. ábra A kódoló áramkör jel időzítési diagramja
3. záró megjegyzések
A CPLD-alapú aszinkron ASI/SDI jelű elektromos multiplexelő optikai továbbítóberendezés kialakítása a legújabb ASI/SDI jelű elektromos multiplexelés/demultiplexelés technológiát használja, amely képes megvalósítani két jel időosztásos multiplexelését, felváltva az előző hullámosztásos multiplexelést. -alapú többcsatornás aszinkron jelátviteli mód nagymértékben megtakarítja a termelési költségeket és tovább javítja a termékek piaci versenyképességét.
Másik termék:
