A chiptervezés az egyes országok egyik fejlesztési prioritása, és a kínai chiptervező ipar bővítése segít csökkenteni hazám függőségét a külföldi chipektől. Korábbi cikkekben a szerkesztő egyszer bemutatta a chiptervezés előre és hátra áramlását, valamint a chiptervezés lehetőségeit. Ebben a cikkben a szerkesztő bemutatja Önnek a chip tervezésének aktuális fejezetét - az órafa energiafogyasztásának optimalizálását és megvalósítását az RFID chip tervezésében.
1 áttekintése
Az UHF RFID egy UHF rádiófrekvenciás azonosító tag chip. A chip passzív áramellátási módot alkalmaz: a vevő energia vétele után az RF elülső egység Vdd tápjelet generál, hogy a teljes chipet működni tudja. Az áramellátási rendszer korlátai miatt a chip nem képes nagy áramhajtást generálni, ezért az alacsony fogyasztású tervezés a chip fejlesztési folyamat jelentős áttörésévé vált. Annak érdekében, hogy a digitális áramköri rész minél kevesebb energiafogyasztást eredményezzen, a digitális logikai áramkör tervezési folyamatában a rendszer felépítésének egyszerűsítése mellett (egyszerű funkciók csak a kódoló modult, a dekódoló modult, a véletlenszám-generáló modult, az órát tartalmazzák) , reset modul, memória vezérlő egység, valamint a teljes vezérlő modul), az aszinkron áramkör kialakítását néhány áramkör tervezésénél alkalmazzák. Ebben a folyamatban azt láttuk, hogy mivel az órafa elfogyasztja a digitális logika energiafogyasztásának nagy részét (körülbelül 30% -ot vagy annál többet), az órafa energiafogyasztásának csökkentése szintén a digitális logika és a teljes tag chip ereje. A fogyasztás fontos lépése.
2 Chip teljesítményösszetétele és módszerei az energiafogyasztás csökkentésére
2.1 Az energiafogyasztás összetétele
1. ábra A chip energiafogyasztásának összetétele
A dinamikus energiafogyasztás főként a rövidzárlati és a megforduló energiafogyasztást foglalja magában, amelyek ennek a kialakításnak az energiafogyasztásának fő elemei. A rövidzárlati energiafogyasztás a belső áramfogyasztás, amelyet a pillanatnyi rövidzárlat okoz, amelyet a P cső és az N cső egy adott pillanatban bekapcsol a készülékben. A forgalom áramfogyasztását a CMOS eszköz kimenetén lévő terhelési kapacitás feltöltése és lemerülése okozza. A szivárgásfogyasztás főként a küszöb alatti szivárgás és a kapu szivárgása által okozott energiafogyasztást tartalmazza.
Ma az energiafogyasztás két legfontosabb forrása: a kapacitás-átalakítás és a küszöb alatti szivárgás.
2.2 Az energiafogyasztás csökkentésének főbb módszerei
2. ábra A chip energiafogyasztásának csökkentésének főbb módszerei
2.2.1 Csökkentse a Vdd tápfeszültséget
Feszültség-sziget: A különböző modulok eltérő tápfeszültséget használnak.
MulTI-szintű feszültség méretezés: Több feszültségforrás is van ugyanabban a modulban. Váltás a feszültségforrások között a különböző alkalmazások szerint.
Dinamikus feszültség frekvencia méretezés: A "többszintű feszültség beállítás" továbbfejlesztett változata, amely dinamikusan állítja be a feszültséget az egyes modulok működési frekvenciájának megfelelően.
AdaptTIve Voltage Scaling: A DVFS továbbfejlesztett változata, amely visszacsatoló áramkört használ, amely figyeli az áramkör viselkedését a feszültség adaptív beállításához.
Küszöb alatti áramkör (a tervezés nehezebb, és még mindig az akadémiai kutatások körében marad)
2.2.2 Csökkentse az f gyakoriságot és az A forgalmi sebességet
Kódoptimalizálás (gyakori tényezők kinyerése, erőforrások újrafelhasználása, operandus-szigetelés, soros munka a csúcsfogyasztás csökkentése érdekében stb.)
Zárt óra
Több órás stratégia
2.2.3 Csökkentse a terhelési kapacitást (CL) és a tranzisztor méretét (Wmos)
Csökkentse a szekvenciális egységeket
A forgács területe és a méretarány csökkentése
A folyamat frissítése
2.2.4 Csökkentse az Ileak szivárgási áramot
Vezérlő küszöbfeszültség (küszöbfeszültség) (küszöbfeszültség ↑ szivárgási áram ↓ MTCMOS, VTCMOS, DTCMOS használata esetén)
A kapu feszültségének (kapu feszültség) szabályozása (a kapu-forrás feszültségének szabályozásával a szivárgási áram szabályozásához)
Tranzisztor verem (sorozatosan csatlakoztassa a redundáns tranzisztorokat, növelje az ellenállást a szivárgási áram csökkentése érdekében)
Kapuzott tápegység (tápellátás vagy PSO) (ha a modul nem működik, kapcsolja ki az áramellátást a szivárgási áram hatékony csökkentése érdekében)
3 Az órafa energiafogyasztásának optimalizálása RFID chipben
Amikor a chip működik, az energiafogyasztás nagy része az óra hálózat forgalmának köszönhető. Ha az órahálózat nagy, akkor ennek a résznek az okozta áramveszteség nagyon nagy lesz. Sok alacsony fogyasztású technológia közül a zárt óra a legerősebb visszatartó hatást gyakorolja a flip energiafogyasztásra és a belső energiafogyasztásra. Ebben a kialakításban a többszintű zárt óratechnika és egy speciális órafa optimalizálási stratégia kombinációja az energiafogyasztás nagy részét megtakarítja. Ez a projekt az energiafogyasztás különféle optimalizálási stratégiáit használta a logikai tervezés során, és kipróbált néhány módszert a háttérszintézisben és a fizikai tervezésben. Számos energia-optimalizálás és az elülső és a hátsó végi iteráció révén megtalálták a logikai kód kialakítását és a minimális energiafogyasztást.
4.1 Manuálisan adja hozzá az órarögzítést az RTL szakaszban
3. ábra A kapuzott óra sematikus rajza
data_reg modul (En, Data, clk, out)
bemenet En, clk;
input [7: 0] Data;
kimenet [7: 0] kimenet;
mindig @ (posedge clk)
if (En) out = Adatok;
endmodule
Ennek a szakasznak a célja főleg kettős: Az első egy zárt órás egység hozzáadása a forgalom szabályozásához és a dinamikus energiafogyasztás ésszerűbb csökkentéséhez az egyes modulok óraforgalmi valószínűségének megfelelően. A második az, hogy a lehető legnagyobb mértékben kiegyensúlyozott szerkezetű órajel-hálózatot állítsunk elő. Garantálható, hogy néhány óra puffer hozzáadható a háttéróra fa szintézis szakaszában az energiafogyasztás csökkentése érdekében. Az öntödei cellakönyvtárban található ICG (Integrated Gating) egység közvetlenül felhasználható a tényleges kódtervezés során.
4.2 A szintézis fázisban lévő eszközök beillesztésre kerülnek az integrált kapuba
4. ábra: A logikus szintézis során a kapu beillesztése
# Állítsa be az óra kapuzási lehetőségeit, a max_fanout alapértelmezett értéke korlátlan
set_clock_gating_style -sequential_cell retesz \
-positive_edge_logic {integrált} \
-control_point \ előtt
-control_signal scan_enable
# Hozzon létre egy kiegyensúlyozottabb órafát az "mindig engedélyezett" ICG beillesztésével
állítsa a power_cg_all_registers igaz értéket
állítsa a power_remove_redundant_clock_gates értéket true-ra
read_db design.gtech.db
aktuális_design felső
link
forrás tervezés.cstr.tcl
# Helyezze be az órakaput
insert_clock_gating
összeállít
# Jelentés létrehozása a beillesztett órarendezésről
jelentés_óra_kapuzás
Ennek a szakasznak a célja az integrált szerszám (DC) használata a kapuzott egység automatikus behelyezéséhez az energiafogyasztás további csökkentése érdekében.
Meg kell jegyezni, hogy az ICG beillesztésére vonatkozó paraméterbeállítások, például a maximális fanout (minél nagyobb a ventilátor, annál nagyobb az energiamegtakarítás, annál kiegyensúlyozottabb a ventilátor, annál kisebb a ferdeség, a kiviteltől függően, az ábrán látható módon), és a minimum_bitwidth paraméterbeállítás Ezenkívül szükség van egy normálisan nyitott ICG beillesztésére a bonyolultabb kapuvezérlő struktúrákhoz, hogy az óra hálózati struktúrája kiegyensúlyozottabb legyen.
4.3 Az energiafogyasztás optimalizálása az órafa szintézis szakaszában
5. ábra Két órafa-szerkezet összehasonlítása (a): többszintű mélységtípus; b): kevés szintű lapos típus
Először mutassa be az órafa átfogó paramétereinek hatását az órafa szerkezetére:
Ferde: Óra ferde, az órafa általános célja.
Beszúrási késleltetés (késleltetés): Az óraút teljes késleltetése, amelyet az órafa szintjeinek növekedésének korlátozására használnak.
Max. Taranstion: A maximális konverziós idő korlátozza az első szintű puffer által vezérelhető pufferek számát.
Maximális kapacitás Max Fanout: A maximális terhelési kapacitás és a maximális fanout korlátozza az első szintű puffer által meghajtható pufferek számát.
Az órafa szintézisének általános célja az óra torzításának csökkentése. A szintek számának növelése és a rajongás minden szintjének csökkentése több puffert fektet be, és pontosabban kiegyensúlyozza az egyes órák útjának késését, hogy kisebb ferdeséget kapjon. De alacsony fogyasztású tervezésnél, különösen akkor, ha az órajel frekvenciája alacsony, az időzítési követelmények nem túl magasak, ezért remélhetőleg az órafa méretaránya csökkenthető az órafa okozta dinamikus kapcsolási teljesítmény-fogyasztás csökkentése érdekében. Amint az ábra mutatja, az órafa szintjeinek csökkentésével és a fanout növelésével az órafa mérete hatékonyan csökkenthető. A pufferek számának csökkenése miatt azonban egy óraszámú fa, amelynek szintjei kisebbek, mint egy többszintű órafánál. Csak nagyjából kiegyenlítse az egyes órák útjának késését, és nagyobb ferdeséget kapjon. Látható, hogy az órafa méretarányának csökkentése céljából az alacsony fogyasztású órafa szintézise egy bizonyos ferdeség növelésének rovására megy.
Konkrétan ehhez az RFID chiphez a TSMC 0.18um CMOS LOGIC / MS / RF folyamatot használjuk, és az órajel frekvenciája csak 1.92M, ami nagyon alacsony. Ebben az időben, amikor az órát használják az órafa szintéziséhez, az alacsony órát használják az órafa méretarányának csökkentésére. Az energiafogyasztási órafa szintézise főként a ferdeség, a késleltetés és a tranzit korlátait szabja meg. Mivel a fanout korlátozása növeli az órafa szintek számát és növeli az energiafogyasztást, ez az érték nincs beállítva. Az alapértelmezett érték a könyvtárban. A gyakorlatban 9 különböző órafa-korlátozást alkalmaztunk, és a megszorításokat és az átfogó eredményeket az 1. táblázat mutatja.
Következtetés 5
Amint az 1. táblázat mutatja, az általános tendencia az, hogy minél nagyobb a cél ferdeség, annál kisebb a végső órafa mérete, annál kisebb az órafa pufferek száma, és annál kisebb a megfelelő dinamikus és statikus energiafogyasztás. Ez megmenti az óra fáját. A fogyasztás célja. Látható, hogy amikor a cél ferdesége nagyobb, mint 10ns, az energiafogyasztás alapvetően nem változik, de a nagy ferde érték a tartási idő romlását eredményezi, és növeli az ütemezés javításakor behelyezett pufferek számát, így a kompromisszumot kell kötni. A diagramból az 5. stratégia és a 6. stratégia az előnyben részesített megoldás. Ezenkívül az optimális ferdeség beállítás kiválasztásakor azt is láthatja, hogy minél nagyobb a Max átmeneti érték, annál alacsonyabb a végső energiafogyasztás. Ezt úgy lehet felfogni, hogy minél hosszabb az órajel átmeneti ideje, annál kisebb az energiaigény. Ezenkívül a késleltetési korlát beállítása a lehető legnagyobb mértékben megnövelhető, és értéke alig befolyásolja a végső energiafogyasztási eredményt.
Másik termék:
